CLIPPEDIMAGE= JP403201484A

PAT-NO: JP403201484A

DOCUMENT-IDENTIFIER: JP 03201484 A

TITLE: MANUFACTURE OF LATERAL DMOS

PUBN-DATE: September 3, 1991

INVENTOR-INFORMATION:

NAME

FUNATO, AKIHIRO

ASSIGNEE-INFORMATION:

NAME COUNTRY
NEW JAPAN RADIO CO LTD N/A

APPL-NO: JP01338502

APPL-DATE: December 28, 1989

INT-CL (IPC): H01L029/784; H01L021/336

US-CL-CURRENT: 438/305

ABSTRACT:

PURPOSE: To obtain a thick oxide film which overlaps the end of a gate electrode and to obtain an LDMOS which is low in ON-resistance and high in breakdown strength by a method wherein a channel region is formed in a self-aligned manner through double diffusion.

CONSTITUTION: A P<SP>-</SP> region 4 of a P-tab serving as a channel region is formed using an Si<SB>3</SB>N<SB>4</SB> film 13 as a mask, an N<SP>+</SP> source region 6 and an N<SP>+</SP> drain region 5 are formed in a self-aligned manner respectively, and a P<SP>+</SP> diffusion region 7 is formed so as to

stay at the same potential with the P<SP>-</SP> region 4 of a P-tab. In

08/14/2002, EAST Version: 1.03.0002

succession, an oxide film 12 and the Si<SB>3</SB>N<SB>4</SB> film 13 serving as a surface layer are removed, and a gate oxide film 2 is formed on the surface of a channel region as thick as 500Å or so trough thermal oxidation. At the thermal oxidation concerned, an oxide film 2a is formed on the N<SP>+</SP> source region 6 and the N<SP>+</SP> drain region 5 nearly 2-3 times as thick as the gate oxide film 2 formed on the surface of the channel region. Then, a polysilicon gate electrode 3 is formed on the gate oxide film 2 so as to enable its ends to overlap the thick oxide film 2a.

COPYRIGHT: (C) 1991, JPO&Japio

⑲ 日本国特許庁(JP)

(1) 特許出願公開

[®] 公開特許公報(A) 平3-201484

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)9月3日

H 01 L 29/784 21/336

> 8422-5F 8422-5F

H 01 L 29/78

3 0 1 D 3 0 1 Z

審査請求 未請求 請求項の数 1 (全4頁)

図発明の名称

ラテラルーDMOSの製造方法

②特 願 平1-338502

匈出 願 平1(1989)12月28日

昭弘

埼玉県上福岡市福岡2丁目1番1号 新日本無線株式会社

川越製作所内

⑪出 願 人 新日本無線株式会社

東京都港区虎ノ門1丁目22番14号

明 細 4

1. 発明の名称

ラテラル - DMOSの製造方法

2. 特許請求の範囲

2 つの導電型の異なる不純物の拡散長の差を実効チャンル長とするラテラル — D O M S の製造方法において、

基板表面に薄い酸化膜を形成し、該酸化膜上にソース領域、ドレイン領域形成のマスクとするSisN。膜を形成し、該SisN。膜をマスクとしてチャネル領域となるタブ領域をドライブ形成し、ソース領域、ドレイン領域をそれぞれセルファラインで形成し、さらに、上記タブ領域と同電位となる拡散領域を形成する工程と、

表面層の上記酸化胶およびSiaN。 膜を除去し、 熱酸化によりチャネル領域に厚さ約500A程度 のゲート酸化膜を形成すると同時に上記ソース領域、ドレイン領域上に上記チャネル領域に形成さ れるゲート酸化膜の約2~3倍の厚さの酸化膜を 形成する工程と、 上記ゲート酸化酸上に端部がそれぞれ上記ソース領域、ドレイン領域上の厚い酸化膜とオーバーラップするポリシリコンゲート電極を形成する工程とを備えたことを特徴とするラテラルーDMOSの製造方法。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、低オン抵抗で、かつ、耐圧の高いラ テラルーDMOSの製造方法に関する。

[従来の技術]

モノリシックICにおいて出力段のドライバー等に用いるMOSに、低オン抵抗を実現したラテラル(Lateral)— DMOS(以後LDMOSと記す)がある。

従来の低オン抵抗を実現したLDMOSにおいては、耐圧が低いという点があげられる。

第3図は従来の典型的なこの種LDMOSの構造を示す。

図において1はN^ドリフト領域、2はゲート 酸化膜、3はポリシリコンゲート電極、4はP- タブの P - 領域、 5 は N ・ ドレイン領域、 6 は N ・ ソース領域、 7 は P ・ 拡散領域、 8 は 層間絶 緑膜、 9 は A ℓ 電極、 1 0 は空乏層である。

従来のこの種LDMOSでは、ポリシリコンゲート電極3をマスクにして、チャネル領域のPータブのP・領域とN・ソース領域6とをセルフアライン2重拡散で、さらに、N・ドレイン領域5をセルフアラインで形成する方法を採ってきた。

P - タブの P ⁻ 領域 4 の周囲には、該 P - タブ の P ⁻ 領域 4 の全体を囲うようにして N ⁻ ドリフ ト 領域 1 が存在する。

[発明が解決しようとする課題]

従来の上記構造のLDMOSでは、低オン抵抗 実現のため、耐圧は20V程度に下げて使用され ており、それ以上の耐圧を確保するのが困難で あった。

すなわち、第3図示すように、空乏暦10は主にN・ドリフト領域1に広がるが、N・ドレイン 領域5に達すると、空乏暦10の横方向の伸びが

挟んで形成したSiaNa 膜をマスクにして、チャネル領域となるタブ領域をドライブ形成し、ソース領域、ドレイン領域をそれぞれセルフアラインで形成し、タブ領域と同電位となる拡散領域を形成した後、表面層の酸化膜とSiaNa 膜を除去し、チャネル領域に厚さ約500A程度のゲート酸化膜形成の熱酸化を行う。

この際、ソース領域、ドレイン領域上にはチャ ネル領域に形成されるゲート酸化酶の約2~3倍の厚さの酸化腺ができる。

この厚い酸化膜と端部がオーバーラップするようポリシリコンゲート 電極を形成するものであ

[実施例]

第1図は本発明の製造方法によるLDMOSの 構造を示す。

図において第3図と同一符号は同一または相当する部分を示し、2aはゲート酸化膜2形成の熱酸化においてN°ドレイン領域5、N°ソース領域6上に形成されたゲート酸化膜2の約2~3倍

止まってしまい、ゲート端部における電界集中に より電界強度が空乏層10内で最大となる。

そして、ゲート酸化膜2が約500人と薄いため、ゲート端部への電界集中が激しく、20V以上になると、P-タブのP‐の領域4にブレークダウンが生ずるという問題があった。

ゲート酸化膜2を厚くすれば、ゲート端部の電界集中が緩和され、高耐圧化が実現できるが、g■ が低下し、チャネル抵抗の増大を招く。

また、N・ドレイン領域5をPータブのP「領域4より難し、N・ドレイン領域5とPータブのP「領域4の間のN「ドリフト領域1をより広くしても、耐圧は向上するが、この場合もオン抵抗が高くなる。

本発明は上記の問題を解消するためになされた もので、低オン抵抗で、かつ、耐圧が向上する LDMOSの製造方法を提供することを目的とす

[課題を解決するための手段]

本発明の製造方法は、基板表面に薄い酸化膜を

の厚さの酸化腹である。

N・ドレイン領域 5、 N・ソース領域 6 上の厚い酸化膜 2 a 部分以外は従来のものと同じ構造になり、低オン抵抗が確保できるとともに、厚い酸化膜 2 a によりポリシリコンゲート電極 3 端部における電界集中が緩和され、耐圧が向上する。

第2図は本発明の製造方法を示す。

N 型基板 1 表面に薄い酸化腺 1 2 を形成し、この酸化腺 1 2 上にソース領域、ドレイン領域 拡散のマスクとする SiaN 。 膜 1 3 を形成する(図(a))。

このSi.N。膜 1 3をマスクにして、チャネル領域となる P ー タブの P ⁻ 領域 4 を形成し、 N ^{*} ソース領域 6 、 N ^{*} ドレイン領域 5 をそれぞれセルファラインで形成し、続いて、 P ー タブの P ⁻ 領域 4 と同電位となるよう P ^{*} 拡散領域 7 を形成する (図 (b))。

続いて、表面層の酸化膜 1 2 と Sia N。膜 1 3 を除去し (図 (c))、熱酸化により、チャネル領域の表面に約500 A 程度のゲート酸化膜 2 を形成

する.

この熟酸化の際、ソース、ドレインの N ・領域 5、6上にはチャネル領域の表面のゲート酸化腺 2 の約 2 ~ 3 倍の厚さの酸化腺 2 a ができる。 (図 (d))。

次に、ゲート酸化膜2上に、精部が厚い酸化膜 2 a と オーバーラップする構造にポリシリコン ゲート電極3を形成する。(図(e))。

上記工程以後は従来の方法と全く同じで、層間 絶縁膜8を形成し、コンタクトホールを開れし、 A & 電極 9 を形成する (図 (f))。

[発明の効果]

以上説明したように、本発明によれば、チャネル領域が自己整合的に2.重拡散で形成されるので、実効チャネル長はゲート長に依存せず、かつ、ゲート酸化膜が薄いので、低オン抵抗が確保できるとともに、ゲート端部でオーバーラップするが厚い酸化膜になるので、この部分の電解集中が緩和され、耐圧が向上する。

4. 図面の簡単な説明

第1 図は本発明の製造方法によるLDMOSの構造を示す説明図、第2 図は本発明の製造方法を示す説明図、第3 図は従来の典型的なこの様と D M O S の構造を示す説明図である。

1 ··· N ⁻ ドリフト領域、 2 ··· ゲート酸化膜、

2 a … 酸化膜、 3 … ポリシリコンゲート電極

4 … P - タブの P - 領域、

5 ··· N * ドレイン領域、

6 ··· N ' ソース領域、 7 ··· P * 拡散領域、

8…層間絶縁膜、

9 ··· A 2 當梅.


10…空乏層、

12…酸化膜


13 ··· Si . N . 膜.

なお図中同一符号は同一または相当する部分を 示す。


特許出願人 新日本無線株式会社



第 1 図



第 3 図



.. . (a . .